九色蝌蚪在线_一区二区三国产精华液_色在线视频免费_在线观看国产精品入口_2018av男人天堂_奇米777欧美一区二区_999在线视频_99久久伊人精品_爱搞国产精品_中文字幕在线一区免费

       隨著 FPGA 設(shè)計變得越來越復(fù)雜，設(shè)計者也在不斷探索縮短設(shè)計和調(diào)試時間的方法。功能強大而又簡便易用的 ChipScope? Pro 工具解決方案有助于小化調(diào)試和驗證所需的時間。為期1天的課程將向您展示調(diào)試邏輯和高速設(shè)計，進而縮短總設(shè)計開發(fā)時間的有效方法。此次培訓(xùn)提供動手實驗，以便向您展示ChipScope Pro 工具是如何解決先進的驗證和調(diào)試挑戰(zhàn)的。

        ?? 一定的 FPGA 設(shè)計及調(diào)試經(jīng)驗

        ?? 大化 ChipScope Pro 工具核的性能
        ?? 將對設(shè)計的負面時序影響降至低
        ?? 使用可以加強和擴展 ChipScope Pro 工具性能的技術(shù)
        ?? 實現(xiàn)和確定遠程調(diào)試的優(yōu)勢
        ?? 分析、設(shè)置和調(diào)試高速串行 I/O 設(shè)計*
        ?? 利用 Agilent 解決方案克服存儲器問題，并執(zhí)行系統(tǒng)級調(diào)試*

        實驗 1. 為現(xiàn)有設(shè)計添加 ILA 核 - 您將使用內(nèi)核插入器工具流程來將 ChipScope Pro工具 ILA 核插入到設(shè)計中，以便迅速找出和解決簡單的邏輯問題。
        實驗 2. 添加用于遠程監(jiān)控的 ILA 與 VIO 核 - 您將會將 ICON、ILA 和 VIO 核例示到VHDL 或 Verilog 設(shè)計中，并練習(xí)監(jiān)視感興趣的信號和從外部驅(qū)動選擇的控制信號。
        實驗 3. 方法和技巧 - 該實驗將在您探索數(shù)據(jù)質(zhì)量鑒定、交叉時鐘域分析和過采樣技巧的過程中向您展示 ChipScope Pro 工具解決方案的靈活性。
        實驗 4. 實現(xiàn)遠程調(diào)試* - 該實驗展示了如何在整個網(wǎng)絡(luò)范圍內(nèi)使用 ChipScope Pro 工具。您將會連接到其它隊伍的電路板上，下載您的比特流，并通過您的機器遠程監(jiān)視其它隊伍的電路板。
        實驗 5. 高速串行 I/O 調(diào)試和驗證* - 您將會利用 Xilinx ChipScope Pro 串行 I/O 工具套件在 Virtex?-5 FPGA 內(nèi)實現(xiàn) RocketIO? 收發(fā)器。您將會為 Virtex-5 XC5VLX50T 器件生成ChipScope Pro 工具 IBERT 設(shè)計，并且為 ML505 板定制設(shè)計。然后，您將會連接到 ML505 板上的2 個 GTP 上，并且利用ChipScope Pro 分析器工具來控制 GTP 參數(shù)和監(jiān)視其效果。
        實驗 6. 插入 Agilent ATC2 測量核，并利用 FPGA 動態(tài)探針查看內(nèi)部活動* - 您將會通過使用 Agilent ATC2 核、FPGA 動態(tài)探針和虛擬邏輯分析器來利用外部存儲器資源，從而滿足存儲器需求。
        實驗 7. 利用 Agilent FPGA 動態(tài)探針進行系統(tǒng)級調(diào)試** - 您將會了解如何使用 Agilent解決方案來縮短證實和確定 FPGA 系統(tǒng)內(nèi)的問題根源所需的時間。